原理圖常見錯(cuò)誤

（1）ERC報(bào)告管腳沒(méi)有接入信號(hào)：

• 創(chuàng)建封裝時(shí)給管腳定義了I/O屬性；

• 創(chuàng)建元件或放置元件時(shí)修改了不一致的grid屬性，管腳與線沒(méi)有連上；

• 創(chuàng)建元件時(shí)pin方向反向，必須非pin name端連線；

• 而最常見的原因，是沒(méi)有建立工程文件，這是初學(xué)者最容易犯的錯(cuò)誤。

（2）元件跑到圖紙界外：沒(méi)有在元件庫(kù)圖表紙中心創(chuàng)建元件。

（3）創(chuàng)建的工程文件網(wǎng)絡(luò)表只能部分調(diào)入線路板：生成netlist時(shí)沒(méi)有選擇為global。

（4）當(dāng)使用自己創(chuàng)建的多部分組成的元件時(shí)，千萬(wàn)不要使用annotate。

PCB中常見錯(cuò)誤

（1）網(wǎng)絡(luò)載入時(shí)報(bào)告NODE沒(méi)有找到

原理圖中的元件使用了pcb庫(kù)中沒(méi)有的封裝；

• 原理圖中的元件使用了pcb庫(kù)中名稱不一致的封裝；

• 原理圖中的元件使用了pcb庫(kù)中pin number不一致的封裝。如三極管：sch中pin number 為e,b,c, 而pcb中為1，2，3。

（2）打印時(shí)總是不能打印到一頁(yè)紙上

• 創(chuàng)建pcb庫(kù)時(shí)沒(méi)有在原點(diǎn)；

• 多次移動(dòng)和旋轉(zhuǎn)了元件，pcb板界外有隱藏的字符。選擇顯示所有隱藏的字符，縮小pcb, 然后移動(dòng)字符到邊界內(nèi)。

（3）DRC報(bào)告網(wǎng)絡(luò)被分成幾個(gè)部分：

表示這個(gè)網(wǎng)絡(luò)沒(méi)有連通，看報(bào)告文件，使用選擇CONNECTED COPPER查找。

如果作較復(fù)雜得設(shè)計(jì)，盡量不要使用自動(dòng)布線。

PCB制造過(guò)程中常見錯(cuò)誤

（1）焊盤重疊

• 造成重孔，在鉆孔時(shí)因?yàn)樵谝惶幎啻毋@孔導(dǎo)致斷鉆及孔的損傷。

• 多層板中,在同一位置既有連接盤,又有隔離盤,板子做出表現(xiàn)為 • 隔離,連接錯(cuò)誤。

（2）圖形層使用不規(guī)范

• 違反常規(guī)設(shè)計(jì),如元件面設(shè)計(jì)在Bottom層,焊接面設(shè)計(jì)在TOP層, 使人造成誤解。

• 在各層上有很多設(shè)計(jì)垃圾,如斷線,無(wú)用的邊框,標(biāo)注等。

（3）字符不合理

• 字符覆蓋SMD焊片,給PCB通斷檢測(cè)及元件焊接帶來(lái)不便；

• 字符太小,造成絲網(wǎng)印刷困難,太大會(huì)使字符相互重疊,難以分辨，字體一般>40mil。

（4）單面焊盤設(shè)置孔徑

• 單面焊盤一般不鉆孔,其孔徑應(yīng)設(shè)計(jì)為零,否則在產(chǎn)生鉆孔數(shù)據(jù)時(shí),此位置出現(xiàn)孔的坐標(biāo).如鉆孔應(yīng)特殊說(shuō)明；

• 如單面焊盤須鉆孔，但未設(shè)計(jì)孔徑，在輸出電、地層數(shù)據(jù)時(shí)軟件將此焊盤做為 SMT焊盤處理，內(nèi)層將丟掉隔離盤。

（5）用填充塊畫焊盤

（6）電地層既設(shè)計(jì)散熱盤又有信號(hào)線，正像及負(fù)像圖形設(shè)計(jì)在一起，出現(xiàn)錯(cuò)誤。

（7）大面積網(wǎng)格間距太小

網(wǎng)格線間距<0.3mm,PCB制造過(guò)程中,圖形轉(zhuǎn)移工序在顯影后產(chǎn)生碎膜造成斷線.提高加工難度。

（8）圖形距外框太近

應(yīng)至少保證0.2mm以上的間距(V-cut處0.35mm以上)，否則外型加工時(shí)引起銅箔起翹及阻焊劑脫落.影響外觀質(zhì)量（包括多層板內(nèi)層銅皮）。

（9）外形邊框設(shè)計(jì)不明確

很多層都設(shè)計(jì)了邊框,并且不重合,造成線路板廠家很難判斷以哪一條線成型，標(biāo)準(zhǔn)邊框應(yīng)設(shè)計(jì)在機(jī)械層或BOARD層，內(nèi)部挖空部位要明確。

（10）圖形設(shè)計(jì)不均勻

• 缺乏規(guī)劃：

俗諺說(shuō)， "如果一個(gè)人事前沒(méi)有計(jì)劃，便會(huì)發(fā)現(xiàn)麻煩會(huì)找上門。"這當(dāng)然也適用于PCB的設(shè)計(jì)。讓PCB設(shè)計(jì)可以成功的許多步驟之一是，選擇合適的工具?，F(xiàn)今的PCB設(shè)計(jì)工程師可在市面上找到許多功能強(qiáng)大且易于使用的EDA套件。每一款都有本身獨(dú)特的能力，優(yōu)點(diǎn)和局限性。

另外，還應(yīng)該注意，沒(méi)有一款軟件是萬(wàn)無(wú)一失的，所以諸如組件封裝不匹配的問(wèn)題是一定會(huì)發(fā)生的。

沒(méi)有一款單一工具可滿足你所有需求的情況是有可能發(fā)生的，雖然如此，你還是必須事先下功夫研究，努力找出最適合你需求的最佳產(chǎn)品。網(wǎng)絡(luò)上的一些信息，可以幫助你快速上手。

• 溝通不良：

盡管將線路板的設(shè)計(jì)外包給其他廠商的作法正變得越來(lái)越普遍，而且往往非常具有成本效益，但這種做法可能不適合復(fù)雜度高的PCB設(shè)計(jì)，因在這種設(shè)計(jì)中，性能和可靠性是極其關(guān)鍵的。

隨著設(shè)計(jì)復(fù)雜度的增加，為實(shí)時(shí)地確保精確的組件布局和布線，工程師和PCB設(shè)計(jì)者之間的面對(duì)面溝通就變得非常重要，這種面對(duì)面的溝通將有助于省去日后昂貴的重做（rework）工作。

同樣重要的是，在設(shè)計(jì)過(guò)程的早期階段就要邀請(qǐng)PCB板制造商加入。他們可以對(duì)您的設(shè)計(jì)提供初步的反饋，他們可根據(jù)其流程和程序讓效率最大化，長(zhǎng)遠(yuǎn)來(lái)看，這將可幫助你省下可觀的時(shí)間和金錢。

借著讓他們知道你的設(shè)計(jì)目標(biāo)，及在PCB布局的早期階段邀請(qǐng)他們參與，你可以在產(chǎn)品投入生產(chǎn)之前即可避免任何潛在的問(wèn)題，并縮短產(chǎn)品上市的時(shí)間。

• 未能徹底測(cè)試早期的原型：

原型板可以讓你證明你的設(shè)計(jì)是按照原來(lái)的規(guī)格在運(yùn)作。原型測(cè)試可以讓你在大批量生產(chǎn)之前驗(yàn)證PCB的功能和質(zhì)量，及其性能。成功的原型測(cè)試需要大量的時(shí)間和經(jīng)驗(yàn)，但一個(gè)強(qiáng)大的測(cè)試計(jì)劃和一組明確的目標(biāo)可縮短評(píng)估時(shí)間，且也可以降低生產(chǎn)相關(guān)錯(cuò)誤的可能性。

如果原型測(cè)試過(guò)程中發(fā)現(xiàn)任何問(wèn)題，就需要在重新配置過(guò)的電路板之上進(jìn)行第二次的測(cè)試。

在設(shè)計(jì)過(guò)程的早期階段將高危險(xiǎn)因素納入，你將可從測(cè)試的多次迭代中受益，及早找出任何潛在的問(wèn)題，降低風(fēng)險(xiǎn)，確保計(jì)劃可如期完成。

使用低效的布局技術(shù)或不正確的組件：

更小，更快的設(shè)備讓PCB設(shè)計(jì)工程師要為復(fù)雜的設(shè)計(jì)布局，這種設(shè)計(jì)將采用更小的組件來(lái)減少占用面積，且它們也將放得更加靠近。采用一些技術(shù)，例如內(nèi)部線路板層上的嵌入式分立器件，或引腳間距更小的球柵數(shù)組（BGA）封裝，都將有助于縮小電路板尺寸，提高性能，并保留空間，以便在遇到問(wèn)題后可以重做。

當(dāng)與具有高引腳數(shù)和更小間距的組件搭配使用時(shí)，在設(shè)計(jì)時(shí)間選擇正確的電路板布局技術(shù)是很重要的，如此即可避免在日后出現(xiàn)問(wèn)題，及盡量降低制造成本。

此外，一定要仔細(xì)研究，那些你打算使用的替代組件之取值范圍和性能特點(diǎn)，即使是那些被標(biāo)示為可直接插入的替換組件（drop-in replacement）。替換組件特性的微小變化，可能就足以搞砸整個(gè)設(shè)計(jì)的性能。