大多數(shù)情況下，現(xiàn)代電子系統(tǒng)設計包括設計各種元器件或者彼此隔離度較近的系統(tǒng)。IC的設計和管腳輸出是由芯片上的電路位置決定的。封裝設計師采用“扔過墻”的芯片設計，并盡可能設計較短的封裝鍵合線，從而使封裝盡可能小。然后PCB板設計師，通常一直怨聲載道，拿起封裝IC，絞盡腦汁找出布線信號的方法，而這看上去總像是錯放在某個管腳或焊球上。

隨著如今SoC復雜程度的不斷增加，以及多芯片封裝的發(fā)展，各公司已開始認識到IC、封裝基底和PCB板設計組之間交叉領域協(xié)作的價值。由于高管腳數(shù)目器件具有成本敏感性這一特點，工程師不得不重新考慮在對復雜的IC封裝變量進行折衷的同時，如何規(guī)劃和優(yōu)化芯片的I/O布局。并且針對多個板級平臺進行所有這些工作。現(xiàn)在，各種工具的出現(xiàn)讓封裝和PCB的設計成為一個合作、相互受益的過程。

認知設計

要最大程度地發(fā)揮作用，EDA工具應當清楚知道會在其他過程中用到的工具。在封裝和PCB板設計領域，相互之間的認識很少。誠然，F(xiàn)PGA管腳輸出可以在一定范圍內由用戶定義，但“標準”元件一般沒有這樣的選項。

讓工具清楚設計及產品設計到工藝流程中的其他環(huán)節(jié)，這些工具就能在更短的時間內合作并交付出更好的系統(tǒng)設計。此外，標準IC芯片能以不同方式封裝，這取決于終端產品的外形參數(shù)，從而為各種方式實現(xiàn)更為優(yōu)化的解決方案。

工具之間如何快速地進行相互認知，然后合作交付出更優(yōu)的設計呢？使用相同CPU芯片的智能手機和平板電腦的設計便可以完美地說明這一模式。顯然，許多移動設備公司正在進行這樣的嘗試。

然而，相比智能手機，平板電腦的PCB基板上可用面積顯然更大，其約束也更少。因此，平板電腦上的CPU封裝可能更大，有不同的管腳輸出，或者可能比智能手機上的CPU功耗更大功率。因此，單個“標準”封裝可能并非最佳應用封裝（圖1）。

平板電腦設計可能有更多可用的基板面積布局CPU和膠接電路

圖1：平板電腦設計可能有更多可用的基板面積布局CPU和膠接電路，使上層封裝進行運作。但對于使用相同CPU的智能手機而言，這種方式空間要求過大，因此更好的解決方案是使用下層封裝。

現(xiàn)在，使用新工具，設計師能配置芯片，從封裝的視角“看看”設計，再轉移到PCB板（傳統(tǒng)方法），或先了解PCB設計要求，再返回到封裝設計中。而且，他們能拿到每個使用該CPU的產品，再從PCB板回過頭來設計專門為此進行設計優(yōu)化的最佳封裝。

從封裝觀點來看，物理設計規(guī)則由PCB設計要求決定。然后，工具與規(guī)則和封裝設計師交互合作，交付出適用于該芯片特定應用的最佳封裝。這種相對較快的封裝設計方法還能探索不同的創(chuàng)意，以快速找到最佳方案。

真實案例

圖2為假定的產品設計。在這個例子中，最終產品的外形參數(shù)已知，元器件也已進行初步布局。注意頂部的說明，已預留布局CP的位置。使用這種輸入，工具可以開始路徑查找，即基于PCB設計師和封裝設計師編寫的規(guī)則，嘗試多種封裝配置。

物理外形參數(shù)是產品設計的主要約束

圖2：通常，物理外形參數(shù)是產品設計的主要約束。使用路徑查找工具，封裝和PCB板設計師能協(xié)作找到物理設計約束內的最佳封裝，并可簡化復雜封裝的扇出和布線。

對于每種設計，可以在PCB板上進行傳統(tǒng)布線，以決定最佳的封裝和管腳輸出。規(guī)則允許設計師定義各種參數(shù)，如未使用的輸出拐角管腳，讓差分對連在一起，分配電源和接地的方法，以及處理數(shù)據和地址總線的方法等。

一旦確定規(guī)則，就不只是“按下按鈕再坐回去”，而是比使用電子表格和管腳列表更加直接、更加快速、更加準確，這就是現(xiàn)狀。

優(yōu)點

工具認知設計具有顯著的優(yōu)點，并且其能夠在任何設計領域中進行設計優(yōu)化。首先，其能更加容易地定制多個封裝設計，以便按照所需的外形參數(shù)最佳地利用給定的元器件。然后從多個“假設分析”情境審視設計，如更小的封裝、更少的成本、最簡單的扇出和出口等。其次，由于存在大量管腳，利用電子表格和管腳列表進行封裝設計就顯得力不從心。當人工輸入數(shù)以百計的管腳數(shù)據時，錯誤率幾乎為100%。當然，其優(yōu)點還包括：質量的提高、獲得適合外形參數(shù)的最佳封裝、錯誤的減少以及在整個系統(tǒng)設計中節(jié)省大量的時間。