如果數(shù)字邏輯電路的頻率達(dá)到或者超過45MHZ~50MHZ，而且工作在這個(gè)頻率之上的電路已經(jīng)占到了整個(gè)電子系統(tǒng)一定的份量（比如說1/3），通常就稱為高頻電路。高頻電路設(shè)計(jì)是一個(gè)非常復(fù)雜的設(shè)計(jì)過程，其布線對(duì)整個(gè)設(shè)計(jì)至關(guān)重要！

第一招：多層板布線

高頻電路往往集成度較高，布線密度大，采用多層板既是布線所必須，也是降低干擾的有效手段。在PCB Layout階段，合理的選擇一定層數(shù)的印制板尺寸，能充分利用中間層來設(shè)置屏蔽，更好地實(shí)現(xiàn)就近接地，并有效地降低寄生電感和縮短信號(hào)的傳輸長(zhǎng)度，同時(shí)還能大幅度地降低信號(hào)的交叉干擾等，所有這些方法都對(duì)高頻電路的可靠性有利。

有資料顯示，同種材料時(shí)，四層板要比雙面板的噪聲低20dB。但同時(shí)也存在一個(gè)問題，PCB半層數(shù)越高，制造工藝越復(fù)雜，單位成本也就越高，這就要求我們?cè)谶M(jìn)行PCB Layout時(shí)，除了選擇合適的層數(shù)的線路板，還需要進(jìn)行合理的元器件布局規(guī)劃，并采用正確的布線規(guī)則來完成設(shè)計(jì)。

第二招：高速電子器件管腳間的引線彎折越少越好
高頻電路布線的引線最好采用全直線，需要轉(zhuǎn)折，可用45度折線或者圓弧轉(zhuǎn)折，這種要求在低頻電路中僅僅用于提高銅箔的固著強(qiáng)度，而在高頻電路中，滿足這一要求卻可以減少高頻信號(hào)對(duì)外的發(fā)射和相互間的耦合。

  第三招：高頻電路器件管腳間的引線越短越好

  信號(hào)的輻射強(qiáng)度是和信號(hào)線的走線長(zhǎng)度成正比的，高頻的信號(hào)引線越長(zhǎng)，它就越容易耦合到靠近它的元器件上去，所以對(duì)于諸如信號(hào)的時(shí)鐘、晶振、DDR的數(shù)據(jù)、LVDS線、USB線、HDMI線等高頻信號(hào)線都是要求盡可能的走線越短越好。

第四招：高頻電路器件管腳間的引線層間交替越少越好

  所謂“引線的層間交替越少越好”是指元件連接過程中所用的過孔(Via)越少越好。據(jù)側(cè)，一個(gè)過孔可帶來約0.5pF的分布電容，減少過孔數(shù)能顯著提高速度和減少數(shù)據(jù)出錯(cuò)的可能性。

第五招：注意信號(hào)線近距離平行走線引入的“串?dāng)_”

  高頻電路布線要注意信號(hào)線近距離平行走線所引入的“串?dāng)_”，串?dāng)_是指沒有直接連接的信號(hào)線之間的耦合現(xiàn)象。由于高頻信號(hào)沿著傳輸線是以電磁波的形式傳輸?shù)模盘?hào)線會(huì)起到天線的作用，電磁場(chǎng)的能量會(huì)在傳輸線的周圍發(fā)射，信號(hào)之間由于電磁場(chǎng)的相互耦合而產(chǎn)生的不期望的噪聲信號(hào)稱為串?dāng)_（Crosstalk）。線路板層的參數(shù)、信號(hào)線的間距、驅(qū)動(dòng)端和接收端的電氣特性，以及信號(hào)線端接方式對(duì)串?dāng)_都有一定的影響。所以，為了減少高頻信號(hào)的串?dāng)_，在布線的時(shí)候要求盡可能的做到以下幾點(diǎn)：

在布線空間允許的條件下，在串?dāng)_較嚴(yán)重的兩條線之間插入一條地線或地平面，可以起到隔離的作用而減少串?dāng)_。當(dāng)信號(hào)線周圍的空間本身就存在時(shí)變的電磁場(chǎng)時(shí)，若無法避免平行分布，可在平行信號(hào)線的反面布置大面積“地”來大幅減少干擾。

在布線空間許可的前提下，加大相鄰信號(hào)線間的間距，減小信號(hào)線的平行長(zhǎng)度，時(shí)鐘線盡量與關(guān)鍵信號(hào)線垂直而不要平行。如果同一層內(nèi)的平行走線幾乎無法避免，在相鄰兩個(gè)層，走線的方向務(wù)必卻為相互垂直。

在數(shù)字電路中，通常的時(shí)鐘信號(hào)都是邊沿變化快的信號(hào)，對(duì)外串?dāng)_大。所以在設(shè)計(jì)中，時(shí)鐘線宜用地線包圍起來并多打地線孔來減少分布電容，從而減少串?dāng)_。對(duì)高頻信號(hào)時(shí)鐘盡量使用低電壓差分時(shí)鐘信號(hào)并包地方式，需要注意包地打孔的完整性。

閑置不用的輸入端不要懸空，而是將其接地或接電源(電源在高頻信號(hào)回路中也是地)，因?yàn)閼铱盏木€有可能等效于發(fā)射天線，接地就能抑制發(fā)射。實(shí)踐證明，用這種辦法消除串?dāng)_有時(shí)能立即見效。

  第六招：集成電路塊的電源引腳增加高頻退藕電容

每個(gè)集成電路塊的電源引腳就近增一個(gè)高頻退藕電容。增加電源引腳的高頻退藕電容，可以有效地抑制電源引腳上的高頻諧波形成干擾。

  第七招：高頻數(shù)字信號(hào)的地線和模擬信號(hào)地線做隔離

  模擬地線、數(shù)字地線等接往公共地線時(shí)要用高頻扼流磁珠連接或者直接隔離并選擇合適的地方單點(diǎn)互聯(lián)。高頻數(shù)字信號(hào)的地線的地電位一般是不一致的，兩者直接常常存在一定的電壓差；而且，高頻數(shù)字信號(hào)的地線還常常帶有非常豐富的高頻信號(hào)的諧波分量，當(dāng)直接連接數(shù)字信號(hào)地線和模擬信號(hào)地線時(shí)，高頻信號(hào)的諧波就會(huì)通過地線耦合的方式對(duì)模擬信號(hào)進(jìn)行干擾。

所以，在通常情況下，對(duì)高頻數(shù)字信號(hào)的地線和模擬信號(hào)的地線是要做隔離的，可以采用在合適位置單點(diǎn)互聯(lián)的方式，或者采用高頻扼流磁珠互聯(lián)的方式。

  第八招：避免走線形成的環(huán)路

  各類高頻信號(hào)走線盡量不要形成環(huán)路，若無法避免則應(yīng)使環(huán)路面積盡量小。

  第九招：必須保證良好的信號(hào)阻抗匹配

  信號(hào)在傳輸?shù)倪^程中，當(dāng)阻抗不匹配的時(shí)候，信號(hào)就會(huì)在傳輸通道中發(fā)生信號(hào)的反射，反射會(huì)使合成信號(hào)形成過沖，導(dǎo)致信號(hào)在邏輯門限附近波動(dòng)。

  消除反射的根本辦法是使傳輸信號(hào)的阻抗良好匹配，由于負(fù)載阻抗與傳輸線的特性阻抗相差越大反射也越大，所以應(yīng)盡可能使信號(hào)傳輸線的特性阻抗與負(fù)載阻抗相等；同時(shí)還要注意線路板上的傳輸線不能出現(xiàn)突變或拐角，盡量保持傳輸線各點(diǎn)阻抗連續(xù)，否則在傳輸線各段之間也將會(huì)出現(xiàn)反射。這就要求在進(jìn)行高速PCB布線時(shí)，必須要遵守以下布線規(guī)則：

USB布線規(guī)則。要求USB信號(hào)差分走線，線寬10mil，線距6mil，地線和信號(hào)線距6mil。

HDMI布線規(guī)則。要求HDMI信號(hào)差分走線，線寬10mil，線距6mil，每?jī)山MHDMI差分信號(hào)對(duì)的間距超過20mil。

LVDS布線規(guī)則。要求LVDS信號(hào)差分走線，線寬7mil，線距6mil，目的是控制HDMI的差分信號(hào)對(duì)阻抗為100+-15%歐姆。

DDR布線規(guī)則。DDR1走線要求信號(hào)盡量不走過孔，信號(hào)線等寬，線與線等距，走線必須滿足2W原則，以減少信號(hào)間的串?dāng)_，對(duì)DDR2及以上的高速器件，還要求高頻數(shù)據(jù)走線等長(zhǎng)，以保證信號(hào)的阻抗匹配。

第十招：保持信號(hào)傳輸?shù)耐暾?/span>

保持信號(hào)傳輸?shù)耐暾裕乐褂捎诘鼐€分割引起的“地彈現(xiàn)象”。